Mạch đếm đồng bộ, trái ngược với mạch đếm không đồng bộ, là mạch đếm có các bit đầu ra biến đổi trạng thái đồng thời, không có gợn sóng.
Bạn đang xem: Flip-flop jk có thể sử dụng trong mạch đếm vòng
Cách duy nhất chúng ta có thể xây dựng một mạch đếm bởi vậy từ flip-flops J-K là kết nối toàn bộ các đầu vào đồng hồ đeo tay với nhau, nhằm mỗi và gần như flip-flop nhận ra cùng một xung đồng hồ đúng chuẩn tại cùng 1 thời điểm:
Bây giờ câu hỏi là, họ làm gì với đầu vào J cùng K? họ vẫn phải bảo trì cùng một mẫu mã tần số phân chia cho hai nhằm đếm trong một chuỗi nhị phân và chủng loại này đạt được tốt nhất bằng phương pháp sử dụng cơ chế "bật tắt" của flip-flop, bởi vì vậy thực tế là đầu vào J cùng K đều đề xuất (tại thời điểm) "cao" là rõ ràng.
Tuy nhiên, nếu bọn họ chỉ đơn giản dễ dàng kết nối toàn bộ các nguồn vào J với K với đường dương của nguồn tích điện như vào mạch ko đồng bộ, điều này cụ thể sẽ không vận động vì tất cả các flip-flop sẽ biến đổi cùng một lúc với từng xung đồng hồ!
Chúng ta hãy kiểm soát lại chuỗi đếm nhị phân 4 bit và xem liệu có ngẫu nhiên mẫu làm sao khác dự đoán sự biến đổi của một bit xuất xắc không.
Thiết kế mạch đếm không đồng hóa dựa trên thực tế là từng bit đổi khác xảy ra thuộc lúc cơ mà bit trước đó gửi từ “cao” sang trọng “thấp” (từ 1 mang đến 0).
Vì họ không thể đồng hồ hóa việc chuyển đổi một bit dựa trên việc biến hóa một bit trước đó trong mạch đếm đồng điệu (làm như vậy sẽ tạo ra hiệu ứng gợn sóng), họ phải tìm một trong những mẫu khác trong chuỗi đếm rất có thể được áp dụng để kích hoạt một bit chuyển đổi:
Kiểm tra chuỗi đếm nhị phân 4 bit, hoàn toàn có thể thấy một mẫu dự đoán khác.
Lưu ý rằng ngay trước lúc bit gửi đổi, tất cả các bit trước đó đều là "cao"
Mẫu này cũng chính là thứ chúng ta cũng có thể khai thác vào việc thi công mạch đếm.
Mạch đếm lên đồng bộ
Nếu bọn họ cho phép mỗi flip-flop JK đổi khác dựa bên trên việc tất cả các áp ra output flip-flop trước (Q) bao gồm "cao" tốt không, bạn có thể nhận được và một chuỗi đếm như mạch không đồng hóa mà không tồn tại hiệu ứng gợn sóng, vì mỗi flip-flop vào mạch này sẽ được đồng hồ đúng mực tại cùng một thời điểm:
Kết quả là 1 trong những bộ đếm lên đồng nhất 4 bit. Mỗi flip flop bao gồm bậc cao hơn được tạo chuẩn bị sẵn sàng để chuyển đổi (cả nguồn vào J và K là “cao”) nếu cổng đầu ra Q của tất cả các flip flop trước là “cao”.
Nếu không, các đầu vào J với K mang đến flip-flop đó đều sẽ ở tại mức “thấp”, đặt nó vào chính sách “chốt” vị trí nó sẽ bảo trì trạng thái đầu ra lúc này ở xung đồng hồ thời trang tiếp theo.
Vì flip-flop (LSB) thứ nhất cần thay đổi ở rất nhiều xung đồng hồ, nguồn vào J cùng K của chính nó được kết nối với Vcc hoặc Vdd, chỗ chúng sẽ luôn luôn ở nút “cao”.
Flip flop tiếp theo chỉ cần “nhận biết” rằng áp sạc ra Q của flip flop trước tiên cao để chuẩn bị sẵn sàng chuyển đổi, vày vậy không buộc phải cổng AND.
Tuy nhiên, các flip-flop còn sót lại chỉ phải sẵn sàng biến hóa khi toàn bộ các bit cổng đầu ra bậc thấp rộng là “cao”, vì chưng đó cần có cổng AND.
Mạch đếm xuống đồng bộ
Để tạo một bộ đếm xuống đồng bộ, bọn họ cần tạo mạch để nhận ra các chủng loại bit tương thích dự đoán từng trạng thái bật và tắt trong khi đếm ngược.
Không có gì xứng đáng ngạc nhiên, khi họ kiểm tra chuỗi đếm nhị phân 4 bit, bọn họ thấy rằng toàn bộ các bit trước đó đều "thấp" trước khi đổi khác (theo trình tự từ dưới lên trên):
Vì mỗi flip flop JK đều phải có đầu ra Q "cũng như đầu ra output Q, chúng ta có thể sử dụng áp sạc ra Q" để nhảy chế độ bật tắt trên mỗi flip flop tiếp theo, có nghĩa là mỗi Q "sẽ "cao" mỗi thời gian mà Q khớp ứng là "thấp"
Mạch đếm với các cơ chế đếm lên cùng xuống hoàn toàn có thể lựa chọn
Thực hiện ý tưởng phát minh này thêm một bước nữa, bạn có thể xây dựng một mạch đếm hoàn toàn có thể lựa lựa chọn giữa chính sách đếm lên cùng xuống bằng phương pháp có hai dòng cổng và phát hiện các điều kiện bit phù hợp cho chuỗi đếm lên và xuống tương ứng, sau đó sử dụng cổng OR để kết hợp đầu ra cổng & với nguồn vào J với K của mỗi flip-flop tiếp theo:
Mạch này không phức tạp lắm. Chiếc đầu vào điều khiển và tinh chỉnh lên hoặc xuống chỉ đối kháng giản được cho phép chuỗi trên hoặc chuỗi bên dưới của cổng and chuyển các đầu ra Q / Q ’đến những giai đoạn tiếp theo của flip-flop.
Nếu dòng tinh chỉnh và điều khiển lên hoặc xuống là “cao”, những cổng and trên cùng sẽ được bật cùng mạch hoạt động giống giống như mạch đếm đồng bộ đầu tiên (“lên”) được trình diễn trong phần này.
Xem thêm: Quần Áo Thể Thao Nam Tphcm, Top 10+ Shop Quần Áo Thể Thao Nam Tốt Nhất Tphcm
Nếu dòng điều khiển và tinh chỉnh lên xuống được đặt tại mức “thấp”, những cổng AND phía dưới sẽ được nhảy và mạch chuyển động giống hệt cùng với mạch thiết bị hai (bộ đếm “xuống”) được trình diễn trong phần này.
Để minh họa, đó là sơ đồ vật mạch ở cơ chế đếm "lên" (tất cả các mạch bị vô hiệu hóa hóa được hiển thị bằng màu xám chứ chưa phải màu đen):
Ở đây là cơ chế đếm "xuống", với cùng 1 màu xám đại diện cho mạch bị tắt:
Mạch đếm lên xuống là thiết bị siêu hữu ích. Một ứng dụng thịnh hành là vào điều khiển vận động của máy, trong các số đó các thiết bị được gọi là bộ mã hóa trục quay thay đổi chuyển hễ quay cơ học tập thành một chuỗi những xung điện, những xung này "tạo nhịp" mang đến mạch đếm nhằm theo dõi chuyển động tổng:
Khi thiết bị di chuyển, nó xoay trục cỗ mã hóa, tạo ra và phá vỡ lẽ chùm ánh sáng giữa LED và phototransistor, vì đó tạo ra các xung đồng hồ đeo tay để tăng mạch đếm.
Do đó, bộ đếm tích hợp, hoặc tích trữ tổng hoạt động của trục, vào vai trò như một chỉ báo năng lượng điện tử cho biết máy đã dịch rời bao xa.
Nếu tất cả những gì bọn họ quan trung ương là theo dõi và quan sát tổng chuyển động và không suy xét những thay đổi về hướng gửi động, thì cách bố trí này đang đủ.
Tuy nhiên, nếu bọn họ muốn bộ đếm tăng theo một hướng hoạt động và bớt theo hướng trái lại của gửi động, chúng ta phải sử dụng bộ đếm lên xuống và mạch mã hóa / giải mã có khả năng phân biệt giữa những hướng không giống nhau.
Nếu chúng ta thiết kế lại cỗ mã hóa để có hai bộ cặp LED / phototransistor, những cặp kia được chỉnh sửa sao đến tín hiệu áp ra output sóng vuông của chúng lệch pha với nhau 90o, chúng ta có loại được điện thoại tư vấn là bộ mã hóa cổng đầu ra vuông góc.
Một mạch phát hiện pha có thể được tạo thành từ một flip-flop một số loại D, để rành mạch chuỗi xung theo hướng kim đồng hồ đeo tay với chuỗi xung trái hướng kim đồng hồ:
Khi bộ mã hóa xoay theo chiều kim đồng hồ, sóng vuông của tín hiệu đầu vào “D” sẽ đứng vị trí số 1 sóng vuông nguồn vào “C”, có nghĩa là đầu vào “D” đã ở tại mức “cao” lúc “C” đưa từ “thấp” lịch sự "Cao", vị đó thiết lập cấu hình flip-flop một số loại D (làm cho đầu ra output Q "cao") với mọi xung đồng hồ.
Đầu ra Q “cao” đặt cỗ đếm vào chế độ đếm “lên” và ngẫu nhiên xung đồng hồ nào mà đồng hồ thời trang nhận được từ bộ mã hóa (từ 1 trong những hai đèn LED) sẽ đội giá trị đó.
Ngược lại, khi cỗ mã hóa hòn đảo ngược vòng quay, đầu vào “D” sẽ tụt đối với dạng sóng đầu vào “C”, tức là nó sẽ tại mức “thấp” lúc dạng sóng “C” đưa từ “thấp” sang “cao”, buộc D - một số loại flip-flop vào trạng thái thiết lập lại (làm cho áp sạc ra Q ở tầm mức “thấp”) với mọi xung đồng hồ.
Tín hiệu “thấp” này ra lệnh cho mạch đếm sút dần theo từng xung đồng hồ thời trang từ cỗ mã hóa.
Mạch này là trung trung ương của đều mạch đo vị trí dựa trên cảm biến mã hóa xung.
Các áp dụng như vậy rất thịnh hành trong sản xuất rô bốt, điều khiển và tinh chỉnh máy dụng cụ CNC và những ứng dụng khác tương quan đến việc đo vận động cơ học, thuận nghịch.
Trong chương trước, bọn họ đã khảo sát những loại mạch tổ hợp, đó là các mạch mà bửa ra của chính nó chỉ nhờ vào vào các biến ở ngã vào nhưng mà không phụ thuộc vào trạng thái trước đó của mạch. Nói phương pháp khác, đấy là loại mạch không có chức năng nhớ, một công dụng quan trọng trong các khối hệ thống logic.Chương này đang bàn về nhiều loại mạch thứ hai: mạch tuần tự.-Mạch tuần từ là mạch bao gồm trạng thái vấp ngã ra không những phụ thuộc vào vào tổ hợp những ngã vào nhưng còn phụ thuộc trạng thái...
CHƯƠNG 6: FLIP FLOP – THANH GHI DỊCH MẠCH ĐẾMMẠCH CHỐT RS Chốt RS ảnh hưởng mức cao Chốt RS tác động mức thấp
FLIPFLOP FF RS FF JK FF T FF D MẠCHGHI DỊCHMẠCH ĐẾM Đồng cỗ Không đồng nhất Đếm vòng trong chương trước, bọn họ đã khảo sát những loại mạch tổ hợp, đó là các mạchmà vấp ngã ra của nó chỉ phụ thuộc vào vào những biến ở bửa vào nhưng không nhờ vào vào trạngthái trước đó của mạch. Nói biện pháp khác, đấy là loại mạch không có chức năng nhớ, mộtchức năng quan trọng đặc biệt trong các hệ thống logic.Chương này vẫn bàn về loại mạch đồ vật hai: mạch tuần tự. - Mạch tuần trường đoản cú là mạch tất cả trạng thái té ra ko những dựa vào vào tổ hợpcác vấp ngã vào nhưng mà còn dựa vào trạng thái xẻ ra trước đó. Ta nói mạch tuần tự tất cả tínhnhớ. Bổ ra Q+ của mạch tuần trường đoản cú là hàm logic của các biến vấp ngã vào A, B, C . . . . Với ngãra Q trước đó. Q+ = f(Q,A,B,C . . .) - Mạch tuần tự quản lý và vận hành dưới ảnh hưởng của xung đồng hồ và được chia làm 2 loại:Đồng bộ và không đồng bộ. Ở mạch đồng bộ, các bộ phận của mạch chịu đựng tác độngđồngthời của xung đồng hồ đeo tay (CK) và ở mạch không nhất quán thì không có điều kiệnnày. Bộ phận cơ bạn dạng cấu thành mạch tuần trường đoản cú là những flipflop.6.1 FLIP FLOPMạch flipflop (FF) là mạch xấp xỉ đa hài lưỡng ổn tức mạch tạo thành sóng vuông vàcó hai trạng thái ổn định. Tâm lý của FF chỉ biến đổi khi gồm xung đồng hồ đeo tay tác động.Một FF thường xuyên có:- Một hoặc hai xẻ vào dữ liệu, một ngã vào xung ông xã và có thể có những ngã vào cùng với cácchức năng khác.- Hai xẻ ra, thường được ký kết hiệu là Q (ngã ra chính) với Q (ngã ra phụ). Tín đồ tathường sử dụng trạng thái của xẻ ra bao gồm để chỉ tâm trạng của FF. Trường hợp hai vấp ngã ra cótrạng thái giống nhau ta nói FF nghỉ ngơi trạng thái cấm.Flipflop có thể được làm cho từ mạch chốt (latch)Điểm khác hoàn toàn giữa một mạch chốt với một FF là: FF chịu ảnh hưởng tác động của xung đồng hồcòn mạch chốt thì không.Người ta gọi tên các FF khác nhau bằng cách dựa vào tên các ngã vào dữ liệu của chúng.6.1.1 Chốt RS6.1.1.1. Chốt RS tác động mức cao:(H 6.1) là chốt RS có những ngã vào R với S tác động mức cao. (H 6.1) các trạng thái xúc tích và ngắn gọn của mạch đến ở bảng 6.1: (Đối cùng với mạch chốt vì không tồn tại tác đụng của xung đồng hồ nên ta hoàn toàn có thể hiểutrạng thái trước là trạng thái giả sử, còn tâm trạng sau là trạng thái khi mạch ổn định định).Từ Bảng 6.1 thu gọn gàng lại thành Bảng 6.2 và đặc thù của chốt RS ảnh hưởng tác động mức caođượctóm tắt như sau:- khi R=S=0 (cả 2 ngã vào mọi không tác động), bửa ra không đổi trạng thái.- lúc R=0 và S=1 (ngã vào S tác động), chốt được mix (tức đặt Q+=1).- lúc R=1 với S=0 (ngã vào R tác động), chốt được Reset (tức đặt lại Q+=0).- lúc R=S=1 (cả 2 té vào những tác động), chốt lâm vào tình thế trạng thái cấm 6.1.1.2. Chốt RS ảnh hưởng tác động mức thấp:(H 6.2) là chốt RS có các ngã vào R cùng S ảnh hưởng mức thấp. Các trạng thái ngắn gọn xúc tích cho bởi
Bảng thực sự 6.3 S R Q+ 0 0 Cấm 011 100 11Q Bảng thực sự 6.3 (H 6.2)Để gồm chốt RS ảnh hưởng tác động mức cao sử dụng cổng NAND, tín đồ ta cấp dưỡng 2 cổng hòn đảo ởcácngã vào của mạch (H 6.2) (H 5.3)(H 6.4a) là ký kết hiệu chốt RS tác động ảnh hưởng cao cùng (H 6.4b) là chốt RS tác động thấp. (a) (b) (H 6.4) 6.1.2 Flip Flop RSTrong những phần dưới đây, ta luôn sử dụng chốt RS ảnh hưởng mức cao dùng cổng
NAND. Lúc thêm bửa vào xung ông chồng cho chốt RS ta được FF RS . (H 6.5a) là FF RS cócác bổ vào R, S với xung đồng hồ ck đều tác động mức cao. (a) (H 6.5) (b)Hoạt hễ của FF (H 6.5a) cho vị Bảng sự thật: (Bảng 6.4) Vào Ra ck S R Q+ 0 x x Q 1 0 0 Q 1 0 1 0 1 1 0 1 1 1 1 Cấ m bảng 6.4Để tất cả FF RS bao gồm xung đồng hồ thời trang tác cồn thấp chỉ cần thêm một cổng đảo cho bổ vào
CK (H 6.5b). Ta gồm bảng sự thật giống Bảng 6.4, trừ bổ vào ck phải đảo lại.6.1.2.1. Flipflop RS bao gồm ngã vào Preset cùng Clear:Tính chất của FF là bao gồm trạng thái vấp ngã ra bất kỳ khi mở máy. Trong vô số trường hợp, cóthể đề xuất đặt trước vấp ngã ra Q=1 hoặc Q=0, mong thế, tín đồ ta tiếp tế FF những ngã vào
Preset (đặt trước Q=1) và Clear (Xóa Q=0), mạch bao gồm dạng (H 6.6a) cùng (H 6.6b) là kýhiệucủa FF RS gồm ngã vào Preset và Clear tác động ảnh hưởng mức thấp. (1.2.1.a) (H 6.6) (b) cầm cố 2 cổng NAND cuối bởi hai cổng NAND 3 bửa vào, ta được FF RS tất cả ngãvào Preset (Pr) với Clear (Cl). - Khi vấp ngã Pr xuống rẻ (tác động) và bổ Cl lên cao ngã ra Q lên cao bỏ mặc cácngã vào còn lại. - Khi té Cl xuống tốt (tác động) và bổ Pr lên cao ngã ra Q xuống rẻ bấtchấp những ngã vào còn lại. - dường như 2 xẻ vào Pr với Cl còn được đem lại 2 ngã vào một cổng AND, khu vực đưatín hiệu ông xã vào, mục đích của câu hỏi làm này là khi 1 trong các 2 té vào quảng bá hoặc Cltác đụng thì mức rẻ của biểu hiện này sẽ khóa cổng and này, loại bỏ hóa tácdụng của xung CK. Bảng thực sự của FF RS tất cả Preset cùng Clear (tác cồn thấp) cho ở bảng 6.5 quảng cáo Cl ck S R Q+ 0 0 x Cấm x x 0 1 x x x 1 1 0 x x x 0 1 1 0 x x Q 1 1 1 0 0 Q 1 1 1 0 1 0 1 1 1 1 0 1 1 1 1 Cấm 1 1 bảng 6.5Lưu ý: ở bảng 5.5, dòng thứ nhất tương ứng với trạng thái cấm vì hai vấp ngã vào quảng bá và
Clđồng thời ở tầm mức tác động, 2 cổng NAND sau cùng đều đóng, yêu cầu Q+=Q=1. 6.1.2.2. Flipflop RS:Kết nối thành chuỗi nhị FF RS cùng với hai té vào xung chồng của nhị FF tất cả mức tác độngtrái ngược nhau, ta được FF nhà tớ (H 6.7). (H 6.7) hoạt động vui chơi của FF được phân tích và lý giải như sau: - vị CKS của tầng tớ là hòn đảo của CKM = ông xã của tầng chủ nên khi CK=1, tầng chủgiao hoán thì tầng tớ ngưng. Vào khoảng thời hạn này, dữ liệu từ xẻ vào R cùng Sđược đưa ra và bất biến ở ngã ra R’ cùng S’ của tầng chủ, tại thời gian xung ck xuốngthấp, R’ với S’được truyền đến xẻ ra Q với Q (H 6.8) (H 6.8) - Đối với trường hòa hợp R = S =1 khi CK=1 thì R’= S’ =1, dẫu vậy khi chồng xuống thấpthì 1 trong hai xẻ ra này xuống thấp, do đó mạch thoát khỏi trạng thái cấm, nhưng
S’ hay
R’ xuống tốt trước thì không dự đoán được đề xuất mạch lâm vào tình thế trạng thái bất định, tức là Q+ hoàn toàn có thể =1 hoàn toàn có thể =0, dẫu vậy khác cùng với Q+. Ta bao gồm bảng sự thật: S R chồng Q+ 00↓ Q 01↓ 0 10↓ 1 1 1 ↓ cô động bảng 6.6 cầm lại, FF RS công ty tớ đã ra khỏi trạng thái cấm nhưng vẫn rơi vào cảnh trạng thái bất định, đôi khi ta được FF có ngã vào xung đồng hồ thời trang tác động bởi vì cạnh xuống của biểu hiện CK. Để có FF RS tất cả ngã vào xung đồng hồ tác động bởi vì cạnh lên của tín hiệu ck ta hoàn toàn có thể dời cổng NOT đến bổ vào FF nhà và cho tín hiệu ông chồng vào trực tiếp FF tớ. Tuy nhiên thoát ngoài trạng thái cấm cơ mà FF RS chủ tớ vẫn tồn tại trạng thái biến động nên bạn ta ít sử dụng FF RS trong trường vừa lòng R=S. 6.1.3 Flipflop JK FF JK được tạo ra từ FF RS theo sơ đồ như (H 6.9a). (1.3.a) (b) (H 6.9) (H 6.9b) là cam kết hiệu FF JK bao gồm ngã vào Pr và Cl tác động thấp. Bảng sự thật 6.7 (Để đối chọi giản, ta vứt qua những ngã vào Pr với Cl) JKQ R=KQ ông chồng Q+ JK chồng Q+ Q S=J Q 0 0 0 1 0 0 ↓ Q 0 0 ↓ Q 0 0 1 0 0 0 ↓ Q 0 1 ↓ 0 0 1 0 1 0 0 ↓ Q=0 1 0 ↓ 1 0 1 1 0 0 1 ↓ 0 1 1 ↓ Q 1 0 0 1 1 0 Bảng 5.8 ↓1 1 0 1 0 0 0 ↓ Q=1 1 1 0 1 1 0 ↓1 1 1 1 0 0 1 ↓0 bảng 6.7 Bảng 6.8 là bảng rút gọn, suy ra từ bảng 6.7 công dụng từ bảng 5.8 mang đến thấy: FF JK đã thoát khỏi trạng thái cấm và nuốm vào đó là trạng thái đảo (khi J=K=1thì Q+= Q + ). Người ta lợi dụng trạng thái hòn đảo này để xây dựng mạch đếm6.1.4 Flip
Flop D thiết kế từ FF RS (hoặc JK) bằng cách nối một cổng hòn đảo từ S qua R (hoặc từ bỏ J qua
K). Dữ liệu được chuyển vào ngã S (J) mà bây chừ gọi là té vào D (H 6.10a&b) cùng bảng6.9 cho thấy các tinh thần của FF, rõ ràng là mỗi khi có xung ck tác động tài liệu từngã vào sẽ xuất hiện ở vấp ngã ra. (1.4.a) (b) (c) (H 6.10) D chồng Q+ T chồng Q+ 0 ↓ 0 0 ↓ Q 1 ↓ 1 1 ↓ bảng 6.9 bảng6.10 6.1.5 Flip
Flop T Nối bình thường hai bổ vào J và K của FF JK ta được FF T (H 6.10c). Tính chất của FFT mô tả trong bảng sự thật 6.10: - khi T=0, FF không đổi trạng thái mặc dù có tác đụng của CK. - khi T=1, FF đổi trạng thái mỗi lần có xung ông chồng tác động.6.1.6 Mạch chốt DMạch chốt D chuyển động giống FF D, chỉ khác ở điểm ngã vào xung đồng hồ chồng đượcthaybằng xẻ vào chất nhận được G, và tác động ảnh hưởng bằng nấc chứ không bằng cạnh (H 6.11) với Bảng6.11 Bảng 6.11 (H 6.11)6.2 MẠCH GHI DỊCH6.2.1 Sơ đồ hình thức và chuyển vận (H 6.12) (H 6.12)(H 6.12) là sơ thiết bị một mạch ghi dịch 4 bit đối kháng giản, mạch bao gồm 4 FF D nối thành chuỗi(ngã ra Q của FF trước nối vào bửa vào D của FF sau) và những ngã vào ông xã được nốichung lại (các FF chịu ảnh hưởng tác động đồng thời). Mạch ghi dịch này có khả năng dịch phải.Ngã vào da của FF trước tiên được hotline là xẻ vào dữ liệu nối tiếp, những ngã ra QA, QB,QC, QD là những ngã ra tuy vậy song, té ra của FF sau cuối (FF D) là xẻ ra nối liền .Trước khi mang lại mạch hoạt động, chức năng một xung xóa vào các ngã vào CL (đưa cácchân CL đã được nối phổ biến xuống tốt rồi lên cao) để những ngã ra QA = QB = QC = QD= 0.Cho tài liệu vào DA, sau từng xung đồng hồ, tài liệu từ tầng trước theo thứ tự truyền quatầng sau. (Giả sử domain authority là chuỗi tài liệu gồm 3 bit cao, 2 bit tốt rồi 1 cao và 1 thấp),trạng thái những ngã ra của các FF cho ở Bảng 6.12 Vào Ra Cl ông chồng DA QA QB QC QD 0 x x 0 0 0 0 1 ↓ 1 1 0 0 0 1 ↓ 1 1 1 0 0 1 ↓ 1 1 1 1 0 1 ↓ 0 0 1 1 1 1 ↓ 0 0 0 1 1 1 ↓ 1 1 0 0 1 1 ↓ 0 0 1 0 0 bảng 6.12 những mạch ghi dịch được phân loại tùy vào số bit (số FF), chiều dịch (phải/trái), cácngã vào/ra (nối tiếp/song song). Để bao gồm mạch dịch trái, dữ liệu tiếp liền đưa vào bửa vào D của FF ở đầu cuối vàcác ngã ra của FF sau nối ngược quay trở lại ngã vào của FF trước (H 6.13) (H 6.13) đến dữ liệu tiếp liền vào té vào D của FF 4, sau mỗi xung đồng hồ, tài liệu truyềntừ tầng sau ra tầng trước. Giả sử chuỗi dữ liệu y hệt như trên, trạng thái các ngã racủa các FF mang đến ở bảng 6.13 Vào Ra Cl ck D4 quận 1 Q2 q.3 Q4 0x x00 00 1↓ 100 01 1↓ 100 11 1↓ 101 11 1↓ 011 10 1↓ 011 00 1↓ 110 01 1↓ 000 10 bảng 6.136.2.2 vài ba IC ghi dịch thực tế:Trên thị phần hiện có rất nhiều loại IC ghi dịch, có đầy đủ các tính năng dịch yêu cầu trái,vào/ra nối tiếp, tuy vậy song. Sau đây, bọn họ khảo ngay cạnh 2 IC tiêu biểu:- IC 74164: dịch cần 8 bit;- IC 7495: 4 bit , dịch phải, trái, vào/ra nối tiếp/song tuy nhiên .6.2.2.1. IC 74164:Sơ đồ ngắn gọn xúc tích ( logic-diagram) (H 6.14) MR : Master Reset, đây cũng là chân Clear của tất cả mạch, ảnh hưởng thấp
CP: Clock pulse, xẻ vào xung đồng hồ thời trang tác rượu cồn cạnh lên.6.2.2.2. IC 7495:Sơ đồ xúc tích và ngắn gọn ( logic-diagram) (H6.15) Ý nghĩa những chân: S: Mode control input đầu vào Ds: Serial Data đầu vào P0 - P3 : Parrallel data inputs. CP1 : Serial Clock CP2 : Parrallel clock. Q0 - quận 3 : Parrallel outputs. Dươi đây là các bước thao tác để tiến hành các tác dụng của IC nạp dữ liệu tuy vậy song - sẵn sàng dữ liệu ở những ngã vào P0 - P3 - mang đến S = 1, dữ liệu được gửi vào các ngã vào của những FF, CP1 bị khóa, CP2 là ngãvào. CK, dữ liệu xuất hiện thêm ở vấp ngã ra Q0 - q.3 khi có cạnh xuống của chồng . Dịch buộc phải - sau khoản thời gian đã hấp thụ dữ liệu tuy vậy song - sẵn sàng dữ liệu nối tiếp. - đến S = 0. - Đưa dữ liệu thông liền vào ngã vào Ds, CP2 bị khóa, CP1 là bổ vào CK, khi ông chồng tácđộng, dữ liệu sẽ dịch buộc phải từng bit một trên các ngã ra Q0 - q.3 . Dịch trái - Nối bổ ra FF sau vào ngã vào song song của FF trước - P3 là bổ vào tiếp nối - S = 1 để cách ly bửa ra FF trước với xẻ vào FF sau - CP2 là bửa vào xung CK, dữ liệu sẽ dịch trái ứng cùng với cạnh xuống của CK. Giữ ý: mặc dù có 2 ngã vào mang đến xung ck nhưng khi áp dụng chúng thường xuyên đượcnối phổ biến lại, tại sao là vì ứng cùng với một trạng thái của tín hiệu điều khiển S chỉ có mộttrong hai cổng and mở làm cho tín hiệu ông xã đi qua.6.2.3. Ứng dụng của ghi dịch: Ghi dịch có nhiều ứng dụng: - một trong những nhị phân lúc dịch trái 1 bit, cực hiếm được nhân lên gấp hai và được phân chia haikhi dịch buộc phải một bit. Tỉ dụ số 1010.00 = 1010 lúc dịch trái thành 10100.0 = 2010 và khi dịch cần thành101.000 = 510. - Trong máy tính xách tay thanh ghi (tên thường hotline của mạch ghi dịch) là khu vực lưu trợ thì dữliệu để triển khai các phép tính, những lệnh cơ bạn dạng như quay, dịch .... - ko kể ra, mạch ghi dịch còn những vận dụng khác như: chế tạo mạch đếm vòng,biến thay đổi dữ liệu thông liền ↔ tuy vậy song, dùng kiến tạo các mạch đèn trang trí, quangbáo…6.3 MẠCH ĐẾM lợi dụng tính đảo trạng thái của FF JK lúc J=K=1, tín đồ ta thực hiện các mạchđếm tính năng của mạch đếm là đếm số xung chồng đưa vào vấp ngã vào hoặc bộc lộ số. Trạngthái hoàn toàn có thể có của những ngã ra. Ví như xét chu đáo tần số của dấu hiệu thì mạch đếm có chức năng chia tần, nghĩalà tần số của biểu lộ ở xẻ ra là kết quả của phép phân chia tần số của tín hiệu ông chồng ở ngãvào đến số đếm của mạch. Ta có những loại: mạch đếm đồng bộ, không đồng bộ và đếm vòng.6.3.1 Mạch đếm đồng bộ
Trong mạch đếm nhất quán các FF chịu ảnh hưởng tác động đồng thời của xung đếm CK.6.3.1.1 Mạch đếm nhất quán n tầng, đếm lên Để thi công mạch đếm đồng bộ n tầng (lấy tỉ dụ n=4), trước hết lập bảng trạng thái,quan tiếp giáp bảng tâm lý suy ra biện pháp mắc những ngã vào JK của các FF thế nào cho mạch giaohoán tạo những ngã ra đúng thật bảng vẫn lập. Trả sử ta dùng FF ảnh hưởng tác động bởi cạnhxuống của xung chồng (Thật ra, kết quả thiết kế không dựa vào vào chiều tác độngcủa xung CK, tuy nhiên điều này đề xuất được biểu lộ trên mạch phải ta cũng cần phải lưu ý).Với 4 FF mạch đếm được 24=16 trạng thái cùng số đếm được từ bỏ 0 mang đến 15. Ta gồm bảngtrạng thái: Gi á tr ị
Ck QD QC QB QA đếm Reset 0 0 0 0 0 1↓ 0 0 0 1 1 2↓ 0 0 1 0 2 3↓ 0 0 1 1 3 4↓ 0 1 0 0 4 5↓ 0 1 0 1 5 6↓ 0 1 1 0 6 7↓ 0 1 1 1 7 8↓ 1 0 0 0 8 9↓ 1 0 0 1 9 10↓ 1 0 1 0 10 11↓ 1 0 1 1 11 12↓ 1 1 0 0 12 13↓ 1 1 0 1 13 14↓ 1 1 1 0 14 15↓ 1 1 1 1 15 16↓ 0 0 0 0 0 Nhận bảng 6.14thấy: - FF A đổi trạng thái sau từng xung CK, vậy: TA = JA = KA = 1 - FF B thay đổi trạng thái nếu như trước kia QA = 1, vậy TB = JB = KB = QA - FF C thay đổi trạng thái nếu như trước đó QA = QB = 1, vậy: TC = JC = KC = QA.QB - FF D thay đổi trạng thái giả dụ trước đó QA=QB=QC=1, vậy: TD = JD = KD = QA.QB.QC = TC.QC Ta được kết quả ở (H 6.16) (H 6.16)6.3.1.2 Mạch đếm đồng nhất n tầng, đếm xuống
Bảng trạng thái: Gi á tr ị ck QD QC QB QA đếm Reset 0 0 00 0 1↓ 1 1 11 15 2↓ 1 1 10 14 3↓ 1 1 01 13 4↓ 1 1 00 12 5↓ 1 0 11 11 6↓ 1 0 10 10 7↓ 1 0 01 9 8↓ 1 0 00 8 9↓ 0 1 11 7 10↓ 0 1 10 6 11↓ 0 1 01 5 12↓ 0 1 00 4 13↓ 0 0 11 3 14↓ 0 0 10 2 15↓ 0 0 01 1 16↓ 0 0 00 0 bảng 6.15Nhậnthấy: - FF A thay đổi trạng thái sau từng xung CK, vậy: TA = JA = KA = 1 - FF B thay đổi trạng thái trường hợp trước kia QA = 0, vậy: TB = JB = KB = Q A - FF C đổi trạng thái trường hợp trước kia QA=QB=0, vậy: TC = JC = KC = Q A Q B - FF D thay đổi trạng thái trường hợp trước kia QA = QB = QC= 0, vậy: TD = JD = KD = Q A Q B Q C = TC. Q CTa được công dụng ở (H 6.17) (H 6.17)6.3.1.3 Mạch đếm đồng điệu n tầng, đếm lên/ xuống Để tất cả mạch đếm n tầng, đếm lên hoặc xuống ta cần sử dụng một đa hợp 2→1 tất cả ngã vàođiều khiển C để chọn Q hoặc Q gửi vào tầng sau qua các cổng AND. Vào mạch (H6.18) tiếp sau đây khi C=1 mạch đếm lên và khi C=0 mạch đếm xuống. (H 6.18)6.3.1.4 Tần số vận động lớn nhất của mạch đếm đồng nhất n tầng:Trong mạch (H 6.16) ta yêu cầu 2 cổng AND. Trong trường hợp tổng thể cho n tầng, sốcổng
AND là (n-2) như vậy thời hạn tối thiểu để tín hiệu truyền qua mạch là: T =T +T (n-2) min PFF P.ANDTần số cực đại xác định bởi:Để gia tăng tần số làm việc của mạch, thay bởi vì dùng những cổng & 2 ngã vào ta phảidùng cổng và nhiều ngã vào và mắc theo kiểu: TA = JA = KA = 1 TB = JB = KB = QA TC = JC = KC = QA.QB TD = JD = KD = QA.QB.QCNhư vậy tần số làm việc không phụ thuộc vào vào n và bằng:6.3.1.5 Mạch đếm nhất quán Modulo - N (N ≠ 2n) Để xây cất mạch đếm modulo - N, trước hết ta đề nghị chọn số tầng.Số tầng n đề xuất thỏa điều kiện: 2n-1 Thí dụ xây đắp mạch đếm 10 (N = 10).24-1 C Q Q Q Q Q Q Q Q H H H H K D C B A D+ C+ B+ A+ D C B A1↓ 0 0 0 0 0 0 0 1 0 0 0 12↓ 0 0 0 1 0 0 1 0 0 0 1 1 3↓ 0 0 1 0 0 0 1 1 0 0 0 1 4↓ 0 0 1 1 0 1 0 0 0 1 1 1 5↓ 0 1 0 0 0 1 0 1 0 0 0 1 6↓ 0 1 0 1 0 1 1 0 0 0 1 1 7↓ 0 1 1 0 0 1 1 1 0 0 0 1 8↓ 0 1 1 1 1 0 0 0 1 1 1 1 9↓ 1 0 0 0 1 0 0 1 0 0 0 1 10↓ 1 0 0 1 0 0 0 0 1 0 0 1 bảng 6.17Từ bảng 6.17, tathấy: Để khẳng định HB, HC với HD ta phải vẽ bảng Karnaugh (H 6.19)Ghi chú: Trong tác dụng của hàm H ta hy vọng có chứa Q và Q tương xứng để suy rangaycác trị J cùng K yêu cầu ta đã phân tách bảng Karnaugh ra làm cho 2 phần cất Q cùng Q và nhóm riêngtừng phần này.Từ các kết quả này, ta vẽ được mạch (H 6.20) (H 6.20) hiện giờ ta có thể kiểm tra xem ví như như bởi một vì sao nào đó, số đếm lâm vào hoàn cảnh cáctrạng thái không thực hiện (tương ứng với số từ 10 mang đến 15) thì khi bao gồm xung đồng hồtrạng thái tiếp theo sau sẽ ra sao ? Mạch có quay về để đếm tiếp ? Áp dụng các hàm chuyển gồm được, ứng với từng trạng thái Q của từng FF vào cáctổ vừa lòng không sử dụng, ta kiếm tìm trị H tương xứng rồi suy ra Q+, ta được bảng công dụng sau: C Q Q Q Q H H H H Q Q Q Q K D C B A D C B A D+ C+ B+ A+ ↓ 1 0 1 0 0 0 0 1 1 0 1 1 ↓ 1 0 1 1 1 1 0 1 0 1 1 0 ↓ 1 1 0 0 0 0 0 1 1 1 0 1 ↓ 1 1 0 1 1 0 0 1 0 1 0 0 ↓ 1 1 1 0 0 0 0 1 1 1 1 1 ↓ 1 1 1 1 0 1 0 1 0 0 1 0 bảng 6.18Từ bảng tác dụng ta bao gồm kếtluận: - Khi bửa ra rơi vào tình thế trạng thái 1010 (1010), nó sẽ nhảy tiếp vào tinh thần 1110(1011) rồi tiếp đến nhảy về 610 (0110) (Dòng 1 cùng 2) - Khi vấp ngã ra rơi vào trạng thái 1210 (1100), nó đang nhảy tiếp vào trạng thái 1310 (1101) rồi tiếp đến nhảy về 410 (0100) (Dòng 3 với 4) - Khi ngã ra lâm vào cảnh trạng thái 1410 (1110), nó sẽ nhảy tiếp vào tinh thần 1510(1111) rồi sau đó nhảy về 210 (0010) (Dòng 5 và 6). Tóm lại, nếu gồm một sự thế xảy ra tạo nên số đếm rơi vào các trạng thái không sửdụng thì sau 1 hoặc 2 số đếm nó tự động quay về một trong những số đếm từ 0 cho 9 rồitiếptục đếm bình thường. Cách thức MARCUS phương pháp MARCUS cho phép xác định những biểu thức của J và K phụ thuộc vào sự ráng đổicủa Q+ so với Q từ bảng tinh thần của FF JK (Bảng 6.7) ta hoàn toàn có thể viết lại Bảng 6.19: Q Q+ J K 00 0x 01 1x 10 x1 11 x0 bảng 6.19Để xây dựng mạch, ta so sánh Q+ và Q để có được bảng sự thật cho J, K của từng FF,sau đó xác minh J cùng K.
